CLIPPEDIMAGE= JP4'05211288A

PAT-NO: JP405211288A

DOCUMENT-IDENTIFIER: JP 05211288 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: August 20, 1993

INVENTOR-INFORMATION:

NAME

SAKAMOTO, MITSURU

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

APPL-NO: JP04013567

APPL-DATE: January 29, 1992

INT-CL_(IPC): H01L027/04
US-CL-CURRENT: 257/532

ABSTRACT:

PURPOSE: To provide a semiconductor device having a laminated type capacitor which makes a high quality and large capacitance value possible by suppressing the creation of the resultant crystal defect in the device process.

CONSTITUTION: A laminated type capacitor comprises a lower electrode 4 provided on a semiconductor substrate through an insulating film, a capacitance insulating film 5 which covers the sides and upper surface of the lower electrode, and a counter electrode 6 formed on it. In this capacitor, the lower electrode 4 or the counter electrode 6 is formed by a thin film of a polycrystalline silicon and germanium alloy.

COPYRIGHT: (C) 1993, JPO&Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-211288

(43)公開日 平成5年(1993)8月20日

(51)Int.Cl.*

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/04

C 8427-4M

審査請求 未請求 請求項の数6(全 6 頁)

(21)出願番号

(22)出願日

特願平4-13587

平成 4年(1992) 1月29日

(71)出額人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 坂本 充

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称 】 半導体装置

(37)【要約】

【目的】デバイス・プロセス誘起の結晶欠陥の発生を抑制し、高品質且つ大容量値を可能とする積層型のキャパシタを有する半導体装置を提供する。

【構成】半導体基板上に絶縁膜を介して設けた下部電極 4.この下部電極の側面及び上面を被覆する容量絶縁膜 5.並びにこの上に形成された対向電極6により構成し た積層型のキャパシタにおいて、下部電極4、或いは対 向電極6を多結晶シリコン・ゲルマニウム合金薄膜で形 成する。



1

【特許請求の範囲】

【請求項1】 半導体基板上に絶縁膜を介して設けられ た下部電極と、この下部電極の側面及び上面を被覆する 誘電体膜と、この誘電体膜上に形成された対向電極とを 備えた半導体装置において、前記下部電極または前記対 向電極が多結晶シリコン・ゲルマニウム合金膜で形成さ れていることを特徴とする半導体装置。

【請求項2】 下部電極が第1の多結晶シリコン・ゲル マニウム合金膜と、この第1の多結晶シリコン・ゲルマ ニウム合金膜の側面及び上面を被覆しこの第1の多結晶 10 シリコン・ゲルマニウム合金膜に電気的に接続された第 2の多結晶シリコン・ゲルマニウム合金膜とにより構成 されている請求項1記載の半導体装置。

【請求項3】 第1の多結晶シリコン・ゲルマニウム合・ 金膜には不純物が10¹⁷~10¹⁹原子/cm³の濃度で 導入されており、第2の多結晶シリコン・ゲルマニウム 合金膜には不純物が1020~1021原子/cm3 の濃度 で導入されている請求項2記載の半導体装置。

【請求項4】 第1の多結晶シリコン・ゲルマニウム合 金膜(Si_{1-x} Ge_x)の組成はx≤0.3であり、且 20 SIシンポジウム(Symposium)69頁(19 つ第2の多結晶シリコン・ゲルマニウム合金膜(Si 1-x G ex)の組成はx≥0.3である請求項2または 請求項3記載の半導体装置。

【請求項5】 対向電極を構成する多結晶シリコン・ゲ ルマニウム合金膜(Sil-x Gex)の組成はx≥0. 3である請求項1,請求項2,請求項3または請求項4 記載の半導体装置。

【請求項6】 誘電体膜が金属酸化物である請求項1. 請求項2、請求項3、請求項4または請求項5記載の半 導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に 高集積化に好適な積層型の電荷蓄積容量(キャパシタ) を備えた半導体装置に関する。

[0002]

【従来の技術】近年、シリコン半導体デバイスの高密度 化及び高集積化は急速な進歩を遂げている。現在0.8 μmの設計ルールで4MDRAM (Dynamic R andom Access Memory)及び1MS 40 RAM (Static Random Access Memory) 等のVLSI (Very LargeS cale Integrated Circuit)が 商品化されている。又、0.5μm設計ルールで16M DRAM及び4MSRAMのようなULSI(Ultr a Large Scale Integrated Circuit)が研究開発されており、更に実用化が 検討されている。

【0003】このような高密度及び大容量の半導体デバ イスにおいては、平面上での素子の微細化と共に、縦方 50 【0010】第1に、シリコンに比し共有結合半径の小

向の有効活用、即ち素子の3次元化が必須になってく る。この場合、能動素子の3次元化に比べ、抵抗及びキ ャパシタ等の受動素子の3次元化の方が容易であり、現 在、抵抗及びキャパシタを3次元化して形成した半導体 デバイスが商品化されている。

【0004】ところで、DRAMの高密度化にはキャバ シタの3次元化が必要であり、現在1MDRAM及び4 MDRAM等において、トレンチ構造型又はスタック構 造型のキャパシタが実用化されている。しかし0.5乃 至0.6μmの設計ルールによる16メガビットDRA M及びそれ以上に設計ルールが厳しい64メガビットD RAMの場合には、容量絶縁膜の誘電率の増大、容量電 極構造の改良又は多層化が必要になってくるといわれて いる。

【0005】このようなキャパシタとしてフィン構造の ものがT エマ(Ema)等によりIEDM テクニカ ル ダイジェスト(Technical Diges t) 5 9 2 頁(1 9 8 8 年)に、またシリンダー構造の ものがW ワカミヤ(Wakamiya)等によりVL 89年) にそれぞれ報告されている。

【0006】しかしながら、これ等のフィン構造及びシ リンダー構造のキャパシタを備えた半導体装置を実用化 する場合には、下部電極の構造が複雑であるため、容量 絶縁膜及び対向電極を下部電極の表面上に均一に形成す ることが極めて困難となり未だ実用化の見通しは得られ ていない。

【0007】これらスタック構造型のキャパシタの基本 型を図7に示す。シリコン基板31の表面にシリコン酸 30 化膜32が形成され、このシリコン酸化膜32に開口部 37が選択的に設けられている。この開口部37のシリ コン基板31の表面には、不純物が導入された拡散領域 33が設けられている。そしてシリコン酸化膜32上に は、開口部37を埋込んでポリシリコン膜34が所定の パターンで形成されている。このポリシリコン膜34に は不純物が高濃度で導入されている。そしてこのポリシ リコン膜37の表面を被覆して容量絶縁膜35が形成さ れ、この容量絶縁膜35上には対向電極36が形成され ている。ここで対向電極36は隣接したポリシリコン膜 34間、すなわちキャパシタ間の溝38を埋込む必要が

【0008】この半導体装置においては、ポリシリコン 膜34が下部電極であり、この下部電極、容量絶縁膜3 う及び対向電極36によりキャパシタが構成されてい
 る。

[0009]

【発明が解決しようとする課題】しかしながら上述した 従来の半導体装置では、高密度化及び微細化に伴って以 下に示す問題点が顕在化してきた、

さいボロン、リン等の不純物原子の増加により、ポリシリコン膜34が大きな応力をおよぼすようになり、シリコン基板表面に結晶欠陥が発生し易くなる。

【0011】第2に、単位面積の容量値を増大させる高誘電率膜、例えばタンタルやチタン等の酸化物或いはPZTやSrTiO3等の強誘電体膜と、ポリシリコン膜34との表面での反応が強いため、これ等の誘電体材料が使用できない。

【0012】第3に、スタック容量電極であるポリシリコン膜34と対向電極36の抵抗値の低減確保の難しさ及びスタック容量間に形成される容量間の溝38の微細化と高アスペクト比に伴う電極被覆性の低下である。 【0013】

【課題を解決するための手段】本発明の半導体装置は、 半導体基板上に絶縁膜を介して設けられた下部電極と、 この下部電極の側面及び上面を被覆する誘電体膜と、こ の誘電体膜上に形成された対向電極とを備えた半導体装 置において、前記下部電極または対向電極を多結晶シリ コン・ゲルマニウム合金膜で構成する。又この合金膜に 導電性をもたせる目的でN型或いはP型不純物をドーピ 20 ングする。

[0014]

【実施例】次に本発明の実施例について図面を参照して 説明する。図1は本発明の第1の実施例に係るキャパシ タを備えた半導体装置の断面図である。

【0015】図1において、P型のシリコン基板1の表面にはシリコン酸化膜2が比較的厚く形成されている。このシリコン酸化膜2には開口部が選択的に設けられており、この開口部の基板1の表面には、N・型拡散領域3が形成されている。又前記開口部を埋め込むと共に、シリコン酸化膜2上に所定のパターンで下部電極4が形成されている。この下部電極4は、多結晶シリコン・ゲルマニウム合金(Sil-x Ger)薄膜で構成されている。更にこの多結晶Sil-1 Ger 薄膜を導体にするために、リン等の不純物が導入されている。

【0016】次でこの下部電極4を被覆するようにタンタルやチタン等の酸化物または強誘電体膜からなる容量 絶縁膜5を形成した後、タングステン等からなる対向電極6を形成し本第1の実施例の基本構造が完了する。

【0017】素子の高集積化、微細化と共に単位当りの 40 容量値の増加が必要であるが、このためには、容量絶縁膜うの誘電率を増大させるか、または膜厚縮少が効果的である。この場合、単位当りの容量値の増加と共に下部電極としての多結晶シリコン膜中の不純物量の増加が必要となる。例えば、不純物としてリンを導入する場合、1020~1021原子/cm³程度の濃度が必要となる。この時共有結合半径の小さい(約6%)多量のリンの混入による圧縮応力がシリコン基板1の表面に形成したN型拡散領域3に印加され、この領域に結晶欠陥を発生させ易くなる。 50

【0018】そこでこの応力を補償するために、CVD 法により、共有結合半径の大きい(約4%:対比Si) Geをリン濃度の1. う倍になるようにした多結晶Si…Ge 薄膜を形成する。この場合多結晶Si…Ge 薄膜の×値は0.003~0.03となる。このようにして圧縮応力を大幅に低減することにより、結晶欠陥のない高品質のデバイスの実現が容易となる。

【0019】図2は本発明の第2の実施例に係るキャパシタを備えた半導体装置の断面図である。

【0020】P型のシリコン基板1の表面には、第1の実施例と同様に積層型のキャパシタを形成する。この場合、下部電極を2層構造でもって形成する。即ち、N・型拡散領域3に近い領域に第1の下部電極4Aを単結晶Si₁-x Gex 薄膜(x≤0.1)で形成し、この第1の下部電極4Aを被覆する第2の下部電極4Bを多結晶Si₁-x Gex 薄膜(x>0.2)で形成する。

【0021】ここで下部電極を2層に分け、容量絶縁膜 5に近い領域の第2の下部電極4Bをゲルマニウム量の 多い多結晶Sil-x Gex 薄膜で構成することで、タン タル、チタン等の誘電率の高い金属酸化物或いは強誘電 体膜の使用が容易となる。これは、Geの混入量を増加 させることで、Siと金属酸化物との熱反応を抑制でき ることによる。

【0022】従来のポリシリコン膜による下部電極の場合では、金属酸化物とSiとの反応が強く、熱工程で金属酸化物の絶縁性が劣化した。このような劣化は多結晶Si:-x Gex 膜のx値 \ge 0.3,膜厚10nm以上でなくすることができる。

【0023】尚、これ等の下部電極にも第1の実施例と 30 同様に、不純物をドーピングし導体化するが、この時、 第1の下部電極4A中の不純物濃度を例えば10¹⁶~1 0¹⁹原子/cm³と低くし、第2の下部電極4B中の不 純物濃度を、例えば10²⁰~10²¹原子/cm³とする とより効果的である。

【0024】図3は本発明の第3の実施例に係るキャパシタを備えた半導体装置の断面図である。

【0025】P型のシリコン基板1表面には、第2の実施例と同様に積層型のキャパシタを形成するが、第2の実施例との違いは、対向電極6Aにも多結晶Sil-rGez薄膜を用いる点である。ここで対向電極6Aを構成する多結晶Sil-rGez薄膜のx値は0.3以上にする。この理由について図4及び図うで説明する。

【0026】多結晶Sir、Ger薄膜の比抵抗は、N値の増加と共に図4に示すように減少する。図4からわかるように、x値が0.2以上では効果は余り変らない。一般に対向電極6Aは大きなパターンで用いられ、その電気抵抗の低下が望まれる。このためx値を増加させることは有効なこととなる。又対向電極6Aを構成する多結晶SirrGer薄膜のステップカバレッジの向50上もデバイスの微細化と共に強く要求されるようにな

る.

【0027】図うは多結晶Si:-r Ge x 薄膜のステッ プカバレッジのGe量依存性を示したものである。一般 に不純物 (例えばP)をドープした多結晶シリコン膜の ステップカバレッジは悪いが、Geの量x≥0.3であ れば、ほぼカバレッジは100%になる。デバイスの微 細化と共に図3に示すキャパシタ間の溝7のアスペクト 比の増加が起る。このためステップカバレッジのよい導 体の薄膜で対向電極6Aを形成することが必須となる が、x値 ≥ 0 . 3以上の多結晶S i_{1-x} G e_x 薄膜を用 10 せることができるため、高品質のキャパシタを有する半 いることでこの問題も解決される、

【0028】本発明をDRAMの1トランジスタ・1キ ャパシタのセル部に適用する場合について図6を用いて 説明する。

【0029】P型のシリコン基板11表面にチャネルス トッパ領域17. 絶縁分離酸化膜12を形成する,次に 絶縁膜を介してのゲート電極18と、ソース/ドレイン となるN・型拡散領域13でもってMOSトランジスタ を形成する。次に、例えば第1の実施例で述べた下部電 極14,酸化タンタル膜からなる容量絶縁膜15,対向 20 電極16を形成しスタック構造のキャパシタを作製す る。あとは層間絶縁膜19、ビット線20を形成してD RAMの1トランジスタ・1キャパシタのセル部が完成 する。

【0030】本発明のキーポイントである多結晶Si 1-x Gex 薄膜の形成は、通常のLPCVD法を用い、 SiH₄, Si₂ H₆, SiH₂ Cl₂ 等のシラン系ガ ス及びGeH₄ , GeF₄ 等のガス、温度450~65 ○℃下で行う。この薄膜は無定形で成長した後、熱処理 で多結晶化してもよいし、初めから多結晶に成長させて 30 形成してもよい。

【0031】又図2及び図3に示した第2の下部電極 (4B)は、パターニングして形成した第1の下部電極 4 Aの表面に多結晶Sii- Ger 薄膜を選択的に成長 させる手法を用いる。この場合、第1の下部電極4Aの 表面以外のシリコン酸化膜2の表面領域に多結晶Si i-x Gex 膜を形成させないように、成長時前述のガス 以外にHCIガスを混入して用いる。尚ドーピング用ガ スやキャリアガスは、所望のものを用いる。

[0032]

【発明の効果】以上説明したように本発明は、キャバシ タを構成する下部電極を多結晶シリコン・ゲルマニウム 合金膜で形成することにより、シリコン基板にかかる応

力を大幅に低減できるため、熱応力に起因する結晶欠陥 をなくすことができる。


【0033】又、多結晶シリコン・ゲルマニウム合金膜 中のゲルマニウム量を増加させることで、シリコンと高 い誘電率をもつ金属酸化物との反応を抑制することが可 能となり、高い容量値を有するキャパシタが得られる。 【0034】更に、多結晶シリコン・ゲルマニウム合金 膜を対向電極に用いることで、電極の抵抗を下げること が可能となると共に、薄膜の凹凸部での被覆性を向上さ 導体装置が得られる。従って本発明は6 4 メガビットD RAM以上の高集積化された半導体装置の製造に極めて 有用である。

【図面の簡単な説明】

- 【図1】本発明の第1の実施例の断面図。
- 【図2】本発明の第2の実施例の断面図。
- 【図3】本発明の第3の実施例の断面図。
- 【図4】多結晶シリコン・ゲルマニウム合金膜のG e 量 と比抵抗との関連を示す図。
- 【図5】多結晶シリコン・ゲルマニウム合金膜のGe量 とステップカバレッジとの関係を示す図。
 - 【図6】本発明の適用例であるDRAMセルの断面図。
- 【図7】従来の電荷蓄積容量を備えた半導体装置の一例 の断面図。

【符号の説明】

- 1, 11, 31 シリコン基板
- 2, 32 シリコン酸化膜
- 3, 13 N· 型拡散領域
- 4.14 下部電極
- 4 A 第1の下部電極
 - 第2の下部電極
 - 5, 15, 35 容量絶縁膜
 - 6, 6A, 16, 36 対向電極
 - 7.38 溝
 - 12 絶緣分離酸化膜
 - 17 チャネルストッパ
 - 18 ゲート電極
 - 19 層間絶縁膜
- 20 ビット線
- 40 33 拡散領域
 - 34 ポリシリコン膜
 - 37 開口部



[27]

